

VALIDEUSE DE BILLETS D'AVION

Sommaire du dossier

A/ PRESENTATION

Feuilles A1/5 à A5/5

B/ ETUDE DE CONSTRUCTION

TEXTE DU SUJET: Feuilles B1/6 à B5/6

DOCUMENT REPONSE Feuille B6/6

C/ ELECTRONIQUE

TEXTE DU SUJET: Feuilles C1/16 à C9/16

FEUILLES REPONSES Feuilles C10/16 à C12/16

DOCUMENTATION TECHNIQUE Feuille C13/16 à C16/16

Durée de l'épreuve: 6 heures


Etude de construction	1H30
Electronique	4H30

Aucun document autorisé

VALIDEUSE

PARTIE A

PRESENTATION



VALIDEUSE DE BILLET D'AVION


PARTIE A : PRESENTATION

A1 : EXPRESSION DU BESOIN :

La valideuse de billet d'avion est située dans un aéroport au niveau de l'embarquement. Elle autorise le passage du voyageur et enregistre sur un terminal sa présence dans l'avion pour les archives de la compagnie aérienne.

Le billet est codé à la réservation (sur support magnétique) avec, par exemple, les indications suivantes : nom du passager, date et heure d'embarquement, N° du vol, N° de la place ...etc.

A2 : DIAGRAMME SAGITTAL DU SYSTEME TECHNIQUE:



DEFINITIONS DES DIFFERENTES LIAISONS :

E1 : Billet codé

S1 : Billet validé

S2 : Informations sonores si défaut ou erreur sur le billet (Bip).

S3 : Informations, relatives au passager, présentes sur le billet .

S4 : Souche du billet (pour archivage).

S5 : Informations destinées à la maintenance .

E2 : Réglages et dépannages .


Remarque : Le technicien n'intervenant qu'au moment du réglage et de la maintenance, il n'en sera pas fait état dans la suite du sujet.

A3 : PRESENTATION DE L'OBJET TECHNIQUE : VALIDEUSE:

FONCTION D'USAGE :

La valideuse LIT et VERIFIE les informations présentes sur le billet, TRANSMET ces informations au terminal de la compagnie, COUPE une partie du billet (conservé par la compagnie pour archivage) puis RESTITUE le billet valide au voyageur .

SCHEMA FONCTIONNEL DE NIVEAU II :



DESCRIPTION DU FONCTIONNEMENT :

Description du cheminement du billet :






Schéma simplifié indiquant la position des capteurs de présence :



Description du billet:



La valideuse possède 2 têtes de lecture une à DROITE une à GAUCHE .L'insertion du billet se fait obligatoirement la bande magnétique vers le bas mais le placement de la bande magnétique à droite ou à gauche n'a pas importance.

Si les informations sur le billet sont erronées ou si le billet est détérioré, après une deuxième lecture, le billet est restitué au client (éjecté par l'entrée) et un bip alerte le client et une hôtesse de la compagnie.

La souche peut être acheminée indifféremment vers la sortie « Archive N° 1 », ou vers la sortie « Archive N° 2 »

SPECIFICATIONS TECHNIQUES PARTIELLES :

Alimentation : 220V ; 50HZ.

Codage du billet sur support magnétique, de type modulation de phase


Entraînements du billet par courroie crantée: NF ISO 5296-2.

Moteur pas à pas pour la commande de la courroie : 1,8°-1,1A


Température de fonctionnement : 0° à 70°C

Puissance consommée : 45W

ALGORIGRAMME DE FONCTIONNEMENT SIMPLIFIE:



SCHEMA FONCTIONNEL DE 1^{er} DEGRE:




DEFINITIONS DES FONCTIONS PRINCIPALES :

- FP1 :** Autorise le passage du billet et les différentes actions au cours de son acheminement.
Elle est assurée par 5 capteurs infrarouges
- FP2 :** Détecte le sens d'insertion du ticket pour commander la bonne tête de lecture :
(gauche ou droite).
- FP3 :** Lit les informations codées sur le billet par des têtes de lecture:
conversion magnétique -> électrique.
- FP4 :** Fonction réalisée par une structure mécanique : coupe le billet à l'aide d'une cisaille.
- FP5 :** Structure mécanique: dirige le billet vers la sortie concernée.
- FP6 :** Assure la chronologie et le bon déroulement des opérations réalisées par
FP2, FP3, FP4, FP5 et FP7.
- FP7 :** Convertit les signaux présents en entrée afin de les rendre conforme à la norme RS232.


VALIDEUSE

PARTIE C


ELECTRONIQUE



C1 ETUDE DE LA FONCTION FP1 : DETECTION DE PRESENCE :




Le captage de la présence du billet est réalisé par 5 fourches optoélectroniques placées sur le cheminement du billet. (Voir description page A2/5 et A3/5)



E : émetteur R : récepteur

☞ **C11** : Justifier l'emplacement de ces 5 capteurs optoélectroniques.

Le schéma structurel de FP1 est composé de 5 structures identiques à celle donnée ci-dessous:



C12 : *Le circuit 4069 appartient à une famille logique CMOS*

- ☞ **C121** - Indiquer pourquoi on peut négliger l'influence du courant d'entrée de ce circuit devant le courant circulant dans R62.

- ☞ **C122** - Relever dans la notice du CNY 36 la valeur de la tension directe (V_F) et la valeur du taux de transfert (CTR), du composant le moins performant de la gamme.

- ☞ **C123** - Calculer le courant IC nominal circulant dans le phototransistor PT23 lorsqu'il est saturé.

- ☞ **C124** - Calculer la valeur maximale de la résistance R60 qui permet dans les conditions les plus défavorables, une saturation correcte du phototransistor PT23.

- ☞ **C125** - Choisir une valeur normalisée pour R60, à +/- 5%, dans la série E12. (voir document N°4 page C16 /16)

C13 : *En vous appuyant sur la caractéristique de transfert de U2A page 13/16,*

- ☞ Compléter la feuille réponse N° 1 page 10/16 afin de décrire le fonctionnement de cette structure.


C14 : *La vitesse linéaire de la courroie d'entraînement est d'environ 2m /s .*

- ☞ Vérifier que les caractéristiques dynamiques des capteurs optoélectroniques sont compatibles avec le temps de passage du billet pour que celui-ci soit pris en compte.. Justifier votre réponse.

C2 ETUDE DE LA FONCTION FP2 : DETECTION SENS:

Fonctionnement: La détection de la bande magnétique se fait par la tête de lecture gauche:
Si la bande magnétique est présente sur la tête gauche, celle-ci effectuera la lecture sinon la tête droite est validée par l'intermédiaire le l'information « sens ».

Schéma fonctionnel de 2ème degré :



DESCRIPTION DES FONCTIONS SECONDAIRES :

FS21 : Cette fonction traduit les informations codées sur la bande magnétique en signal électrique si la piste magnétique est située à « gauche »:

Sortie : (Va - Vb) : tension différentielle quasi sinusoïdale d'environ 150mv crête à crête et de fréquence environ 100 Hz.

FS22 : Amplifie la tension différentielle issue de FS21.

L'entrée « défaut lecture » commande deux valeurs d'amplification de FS22

Lorsque « Défaut lecture » est égal à 1 (niveau logique), l'amplification est maximum. La valeur de la tension V1 est alors d'environ 4V crête à crête et présente une valeur moyenne de 6V

FS23 : Permet lorsque la première lecture est défectueuse de modifier le gain de FS22.

Sortie : Connexion ou non d'une résistance (cf étude FS23).

FS24 : Amplifie la tension V1 issue de FS22 .

Sortie : V2 : Tension d'environ 12V crête à crête et de valeur moyenne 6V.

FS25 : Compare la tension issue de FS24 à une tension de référence Vref.


Sortie : V3 : Signal « carré » de même fréquence que V2 .

FS26 : Fournit à la fonction FP6 un signal binaire « SENS » dont l'état détermine la lecture par la tête gauche ou droite.

☞ **C21**: Entourer sur la feuille réponse N° 1 page C10/16 la partie de l'algorithme décrivant les tâches accomplies par la fonction FP2.

C22 : ETUDE DE FS22 « Amplification à gain variable » ET FS23 « Commande de gain »:

Schéma structurel



L'information défaut lecture permet de modifier l'amplification de U70A par modification de la valeur de la résistance de contre réaction.

☞ **C221** : Relever sur la notice technique page C 15 / 16, la valeur de la résistance Ron du 4053 dans le pire des cas. A t-elle une influence déterminante sur la valeur de la résistance ramenée en contre réaction? Justifier votre réponse.

☞ **C222** : Indiquer quelle sera la valeur de la résistance de contre réaction présente lors d'une première lecture (« défaut lecture » = 0) puis lors d'une deuxième lecture (« défaut lecture » = 1).

Pour la suite de l'étude nous supposons « défaut lecture » = 1


☞ **C223** : Déterminer à partir du schéma structurel la relation liant V1 à (Va-Vb). Mettre cette relation sous la forme:

$$V1 = K1(Va-Vb) + K2$$

Déterminer K1 et K2

C23 : ETUDE DE FS24: « Amplification »

Schéma structurel



☞ **C231** : Indiquer quelles sont les limites d'évolution du signal V2 en sortie du circuit U70B.


La fonction de transfert de FS24 est la suivante :

$$V2 = -4,7(V1) + 34,2$$

☞ **C232** : Compléter sur la feuille réponse N° 2 page C11/ 16 les chronogrammes attendus en : (Va - Vb) ; V1 ; V2.

C24 : ETUDE DE FS25: « Comparaison »

Schéma structurel



☞ **C241** : Calculer la valeur nominale de Vref.


☞ **C242** : Représenter la fonction de transfert de FS25: $V3 = f(V2)$

☞ **C243** : En faisant référence au symbole présent en sortie du circuit U57 justifier la présence de la résistance R103.

☞ **C244** : Compléter sur la feuille réponse N° 2 page C11/16 le chronogramme attendu en V3.

C25 : ETUDE DE FS26: « Elaboration d'une impulsion calibrée »

Schéma structurel



☞ **C251** : Indiquer, à partir de la documentation constructeur du circuit 4538 page C14/16, quel type de monostable est réalisé par la structure organisée autour du circuit 4538.

☞ **C252** : Calculer la durée nominale de l'impulsion de sortie fournie par cette structure.

☞ **C253** : Compléter sur la feuille réponse N° 2 page C11/16 le chronogramme attendu pour le signal « SENS ».


C3: Etude de FP6: Gestion de processus.

Cette fonction est constituée par une unité de traitement informatique organisée autour d'un microprocesseur ©INTEL 8085.

Particularités du microprocesseur:

- ❶ Il possède une sortie IO/M permettant d'adresser soit des composants mémoires (IO/M=0) soit des circuits d'entrées sorties (IO/M=1) de manière à doubler l'espace d'adressage.
 - ❷ Le bus d'adresse est composé de 16 fils (A0 à A15), le bus de données est constitué de 8 fils (D0 à D7).
- Les bornes AD0 à AD7 se comportent tantôt comme connexions de données, tantôt comme sorties d'adresses.

Organisation de l'unité de traitement:



Le schéma structurel partiel de l'unité de traitement est donné page C9 /16; sur ce schéma les circuits d'interfaçage d'entrée et sortie ne sont pas représentés.

- ☛ **C31:** Dénombrer les lignes d'adresses et de données des circuits U2 et U3, en déduire leur organisation en "M" mots de "B" bits. (Déterminer M et B)
- ☛ **C32:** Justifier, en 4 lignes maximum, la présence de la fonction : "Décodage d'adresses".
- ☛ **C33:** Déterminer quel décodeur (U5 ou U6) peut être validé lorsque IO/M=0 et lorsque IO/M=1.
Indiquer quel décodeur est utile à la sélection des circuits d'interfaçage d'entrée / sortie .
- ☛ **C34:** Déterminer l'état logique du signal \overline{CS} qui permet de valider la RAM et du signal \overline{CE} qui permet de valider l'EPROM

Donner l'équation des signaux de sélection RAM et EPROM en fonction des fils d'adresses (On suppose le signal IO/M = 0 et INTA=1).
- ☛ **C35:** Compléter le tableau de la feuille réponse N°3 page 12/16 qui permet de déterminer l'espace mémoire réservé à chacun des circuits RAM et EPROM.

C36 Soit l'organisation du plan des interfaces E / S accessibles lorsque IO/M=1,

VISU_1	A7FF
	A000
82530	9FFF
	9800
8254	97FF
	9000
8255_2	8FFF
	8800
8255_1	87FF
	8000

☞ **C361** : Compléter le tableau de la feuille réponse N°3 page 12/16

☞ **C362** : Sur la feuille réponse N°3 page 12/16, donner les équations de validation des circuits:


$$: \quad 8255_1 = f(A15, A14, A13, A12, A11)$$

...

$$VISU_1 = f(A15, A14, A13, A12, A11)$$

☞ **C37**: A partir des différentes équations, compléter le schéma structurel présent en feuille réponse N°3 page 12/16 afin de pouvoir adresser correctement chaque circuit.

SCHEMA STRUCTUREL PARTIEL DE L'UNITE DE TRAITEMENT



NOM: _____
 Prénom: _____
 No: _____


FEUILLE REPONSE N°1
FEUILLE A RENDRE

Réponse à la question N° C13:

BILLET	FAISCEAU interrompu ou non interrompu	PT23 Bloqué ou saturé	EA valeur en volts	F1 0 ou 1
Présent				
Non présent				

Réponse à la question C21 :




ALGORIGRAMME DE FONCTIONNEMENT SIMPLIFIE:



FEUILLE REPONSE N° 2
FEUILLE A RENDRE

Nom: _____
Prénom: _____
N°: _____

Réponses aux questions C232 - C244 - C253



NOM: _____
 Prénom: _____
 No. _____

FEUILLE REPONSE N°3
FEUILLE A RENDRE

Réponse à la question C35

CIRCUIT		A15	A12	A11	A8	A7	A4	A3	A0	HEXA
RAM	Début Fin									
ROM	Début Fin									


Réponse à la question C361

CIRCUIT		A15	A12	A11	A8	A7	A4	A3	A0	HEXA
8255_1	Début Fin									
8255_2	Début Fin									
8254	Début Fin									
82530	Début Fin									
VISU_1	Début Fin									

Réponse à la question C362

8255_1 = 8255_2 = 8254 =
 82530 = VISU_1 =

Réponse à la question C37



DOCUMENTATION 1

CAPTEUR OPTOELECTRONIQUE : CNY36:

ELECTRICAL CHARACTERISTICS (25°C Temperature Unless Otherwise Specified)

CHARACTERISTICS	SYMBOL	MIN.	TYP.	MAX.	UNITS
INPUT LED					
Forward Voltage	V_f		1.2	1.5	V
Reverse Breakdown Voltage	BV_R	5			V
OUTPUT DETECTOR					
Collector-Emitter Breakdown Voltage	BV_{CEO}	32			V
Collector Leakage Current	I_{CEO}			100	nA
COUPLED CHARACTERISTICS					
Current Transfer Ratio	CTR	1	4		%
Collector Dark Current	I_{CO}		0.1		μ A
Collector-Emitter Saturation Voltage	$V_{CE(SAT)}$			0.4	V


ABSOLUTE MAXIMUM RATINGS

INPUT-LED CIRCUIT	
Reverse Voltage	5V
Forward Current	60mA
Forward surge current (tp/T = 0.01; tp < 0.1ms)	1.0A
Power dissipation (TA < 25°C)	100mW
Junction temperature	85°C
OUTPUT-DETECTOR CIRCUIT	
Collector-emitter voltage	32V
Emitter-collector voltage	5V
Collector current	100mA
Power dissipation (TA < 25°C)	150mW
Junction temperature	85°C
TOTAL PACKAGE	
Storage temperature	-25°C to +85°C
Power dissipation (TA < 25°C)	250mW
Soldering temperature (t < 3s) distance to the case > 2mm	245°C

Caractéristiques dynamiques :


Durée minimale d'obturation du faisceau pour que l'événement soit pris en compte : $t_d + t_r + t_{on} = 10\mu s$

FONCTION DE TRANSFERT TYPIQUE DES CIRCUITS 4069 :




LM339 :

D, DB, J, N, OR PW PACKAGE (TOP VIEW)



ETAGE DE SORTIE




electrical characteristics at specified free-air temperature, $V_{CC} = 5 V$

PARAMETER	TEST CONDITIONS	TA†	LM239, LM339			UNIT
			MIN	TYP	MAX	
V_{IO} Input offset voltage	$V_{CC} = 5 V$ to $30 V$, $V_{IC} = V_{ICRmin}$, $V_O = 1.4 V$	25°C		2	5	mV
		Full range			9	
I_{IO} Input offset current	$V_O = 1.4 V$	25°C		5	50	nA
		Full range			150	
I_{IB} Input bias current	$V_O = 1.4 V$	25°C		-25	-250	nA
		Full range			-400	
V_{ICR} Common-mode input voltage range		25°C	0 to $V_{CC}-1.5$			V
		Full range	0 to $V_{CC}-2$			
A_{VD} Large-signal differential voltage amplification	$V_{CC} = 15 V$, $V_O = 1.4 V$ to $11.4 V$, $R_L \geq 15 k\Omega$ to V_{CC}	25°C	50	200		V/mV
I_{OH} High-level output current	$V_{ID} = 1 V$	$V_{OH} = 5 V$	25°C	0.1	50	nA
		$V_{OH} = 30 V$	Full range		1	μ A
V_{OL} Low-level output voltage	$V_{ID} = -1 V$, $I_{OL} = 4 mA$	25°C		150	400	mV
		Full range			700	
I_{OL} Low-level output current	$V_{ID} = -1 V$, $V_{OL} = 1.5 V$	25°C	6	16		mA
I_{CC} Supply current (four comparators)	$V_O = 2.5 V$, No load	25°C		0.8	2	mA
	$V_{CC} = 30 V$, $V_O = 2.5 V$, No load					

DOCUMENTATION N°2

CIRCUIT 4538 :



FUNCTION TABLE

Reset	Inputs		Outputs	
	A	B	Q	\bar{Q}
H	L	H		
H	L	L		
H	H	L	Not Triggered	Not Triggered
H	H	H	Not Triggered	Not Triggered
H	L, H,	H	Not Triggered	Not Triggered
H	L	L, H,	Not Triggered	Not Triggered
L	X	X	L	H
	X	X	X	X

TYPICAL APPLICATIONS

FIGURE 12 – RETRIGGERABLE MONOSTABLES CIRCUITRY





FIGURE 13 – NON-RETRIGGERABLE MONOSTABLES CIRCUITRY



Durée de l'impulsion de sortie : $T_w = R_x * C_x$
 R_x en ohm
 C_x en farad

DOCUMENTATION N° 3

CIRCUIT 4053:

FUNCTION TABLE

inputs		channel ON
E	S _n	
L	L	Y _{0n} -Z _n
L	H	Y _{1n} -Z _n
H	X	none

D.C. CHARACTERISTICS

T_{amb} = 25 °C

	VDD-V _{EE} V	symbol	typ.	max.	conditions
ON resistance	5	R _{ON}	350	2500	V _{yn} = V _{EE}
	10		80	245	
	15		60	175	
ON resistance	5	R _{ON}	115	340	V _{yn} = V _{DD}
	10		50	160	
	15		40	115	
ON resistance	5	R _{ON}	120	365	V _{EE} < V _{yn} < V _{DD}
	10		65	200	
	15		50	155	
'Δ' ON resistance between any two channels	5	ΔR _{ON}	25	-	V _{is} = 0 to V _{DD} -V _{EE}
	10		10	-	
	15		5	-	
OFF-state leakage current, all channels OFF	5	I _{OZZ}	-	-	E at V _{DD}
	10		-	-	
	15		-	1000	
OFF-state leakage current, any channel	5	I _{OZY}	-	-	E at V _{SS}
	10		-	-	
	15		-	200	





Fig. 2 Pinning diagram.


PINNING

- Y_{0A} to Y_{0C} independent inputs/outputs
- Y_{1A} to Y_{1C} independent inputs/outputs
- S_A to S_C select inputs
- E enable input (active LOW)
- Z_A to Z_C common inputs/outputs

- HEF4053BP: 16-lead DIL; plastic (SOT-38Z).
- HEF4053BD: 16-lead DIL; ceramic (cerdip) (SOT-74).
- HEF4053BT: 16-lead mini-pack; plastic (SO-16; SOT-109A).

CIRCUIT 74HCT138 :

3-LINE TO 8-LINE DECODERS/DEMULTIPLEXERS



FUNCTION TABLE

ENABLE		SELECT			OUTPUTS							
G ₁	G ₂ *	C	B	A	Y ₀	Y ₁	Y ₂	Y ₃	Y ₄	Y ₅	Y ₆	Y ₇
X	H	X	X	X	H	H	H	H	H	H	H	H
L	X	X	X	X	H	H	H	H	H	H	H	H
H	L	L	L	L	L	H	H	H	H	H	H	H
H	L	L	L	H	H	L	H	H	H	H	H	H
H	L	L	H	L	H	H	L	H	H	H	H	H
H	L	L	H	H	H	H	L	H	H	H	H	H
H	L	H	L	L	H	H	H	L	H	H	H	H
H	L	H	L	H	H	H	H	L	H	H	H	H
L	L	H	H	L	H	H	H	H	L	H	H	H
L	L	H	H	H	H	H	H	H	L	H	H	H

DOCUMENTATION N°4

RESISTANCES

TABLE DES VALEURS NORMALISEES

E 96	E 48	E 24	E 12	E 6
100	100	100	100	100
102				
105	105			
107				
110	110	110		
113				
115	115			
118				
121	121	120	120	
124				
127	127			
130				
133	133	130		
137				
140	140			
143				
147	147	150	150	150
150				
154	154			
158				
162	162	160		
165				
169	169			
174				
178	178	180	180	
182				
187	187			
191				
196	196	200		
200				
205	205			
210				
215	215	220	220	220
221				
226	226			
232				
237	237	240		
243				
249	249			
255				
261	261	270	270	
267				
274	274			
280				
287	287	300		
294				
301	301			
309				

E 96	E 48	E 24	E 12	E 6
316	316	330	330	330
324				
332	332			
340				
348	348	360		
357				
365	365			
374				
383	383	390	390	
392				
402	402			
412				
422	422	430		
432				
442	442			
453				
464	464	470	470	470
475				
487	487			
499				
511	511	510		
523				
536	536			
549				
562	562	560	560	
576				
590	590			
604				
619	619	620		
634				
649	649			
665				
681	681	680	680	680
698				
715	715			
732				
750	750	750		
768				
787	787			
806				
825	825	820	820	
845				
866	866			
887				
909	909	910		
931				
953	953			
976				

Pour les résistances classiques la série E12 est la plus utilisée